1/5/8

DIALOG(R) File 347: JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

Image available DYNAMIC SEMICONDUCTOR MEMORY DEVICE

PUB. NO.:

.04-038786 [**JP 4038786**

PUBLISHED:

February 07, 1992 (19920207)

INVENTOR(s):

OWAKI YUKITO

TAKASHIMA DAIZABURO

OTA MASAKO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

FILED:

02-141686 [JP 90141686] June 01, 1990 (19900601)

INTL CLASS:

[5] G11C-011/401

JAPIO CLASS:

45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: P, Section No. 1356, Vol. 16, No. 216, Pg. 27, May

21, 1992 (19920521)

ABSTRACT

PURPOSE: To guarantee a TDDB without fail when a Vcc is high and to sufficiently execute writing at an H level when the Vc is low by using a potential with small Vcc dependency for a word line booster circuit.

CONSTITUTION: Under the control of a control signal clock .phi. (sub 1), an MOSTrQ1 auxiliarily charges a potential V(sub 1) to a terminal N(sub 1) of a capacitor C(sub 2). When a control signal .phi.(sub 2) is changed from H to L, a TrQ2 is turned on and a TrQ3 is turned off. Then, a potential V(sub 2) is applied to a terminal N(sub 2) of the capacitor C(sub 2) and a boosted potential is obtained at the terminal N(sub 1). This potential is passed through a word line driving line WDR.V and supplied through TrQ4 and Q5, which are controlled by clocks .phi.(sub 3) and .phi.(sub 4) to a selected word line WL of a memory cell array 8. Thus, plural memory cells M(sub 1), M(sub 2),... are selected and a signal is exchanged between the capacitor and the bit line.

® 日本国特許庁(JP)

①特許出願公開

平4-38786 ⑫ 公 開 特 許 公 報(A)

@int.Cl.5

識別記号 庁内整理番号 (3)公開 平成4年(1992)2月7日

G 11 C 11/401

G 11 C 11/34 8526-5L

362 C

審査請求 未請求 請求項の数 11 (全 22 頁)

ダイナミツク型半導体記憶装置 60発明の名称

> ②特 質 平2-141686

願 平2(1990)6月1日 20出

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 @発 明 者 大 脇

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 @発 明 大三郎

研究所内

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 太田 雅子 何発 明

研究所内

神奈川県川崎市幸区堀川町72番地 株式会社東芝 の出 願 人

弁理士 鈴江 武彦 外3名 の代 理 人

1. 発明の名称

ダイナミック型半導体記憶装置

- 2. 特許請求の範囲
- (1) 選択されたワード線に昇圧電位を与えるワ ード線駆動回路を有するダイナミック型半導体記 、位装置において、前記ワード線展動回路は、

選択されたワード線に接続される第1の端子と 制御端子としての第2の端子を持つ昇圧用キャバ シタと、

前記第2の蝶子が『L』レベルに保持された状 態で前記第1の場子を第1の電位に予備充電する 光 秋 同 路 と 、

前記第1の電位として電源電位変動に対する依 存性の小さい似位を発生する解位発生回路と、

前記第2の塩子を"L" レベル状態から第2の 18位に持ち上げることにより前 記録 1 の 端子に昇 圧超位を得るキャパシタ駆動回路と、

を聞えたことを特徴とするダイナミック型半導体 记证装置。

(2) 選択されたワード線に昇圧電位を与えるワ ード線駆動回路を有するダイナミック型半導体に 低装置において、前記ワード線駆動回路は、

選択されたワード線に接続される第1の端子と 制御始子としての第2の端子を持つ昇圧用キャパ シクと、

前記第2の端子が『L』レベルに保持された状 態で前記第1の端子を第1の単位に予備充地する 充電回路と、

前記练2の端子を『L『レベル状態から练2の 電位に持ち上げることにより前記第 1 の端子に昇 圧電位を得るキャパシタ駆動回路と、

前記録2の冠位として電源電位変動に対する仮 存性の小さい電位を発生する電位発生回路と、 を留えたことを特徴とするダイナミック型半母体 纪他装置。

(3) 選択されたワード線に昇圧電位を与えるワ - ドは駆動回路を有するグイナミック型半導体記 協装置において、前記ワード線駆動回路は、

退択されたワード線に接続される第1の端子と

制御場子としての第2の端子を持つ昇圧用キャパシタと、

前記第2の端子が"し"レベルに保持された状態で前記第1の端子を第1の電位に予備充電する 充電回路と、

前記却1の超位として超級電位変動に対する依存性の小さい配位を発生する第1の電位発生回路と、

前記算 2 の端子を "し" レベル状態から第 2 の 低位に持ち上げることにより前記第 1 の端子に外 圧低位を得るキャパシタ駆動回路と、

前記第2の電位として電線電位変動に対する依存性の小さい電位を発生する第2の電位発生回路と、

を備えたことを特徴とするダイナミック型半導体 記憶抜変。

(4) 前記第1の電位発生回路と第2の電位発生 回路が共通の一つの回路であることを特徴とする 請求項3記載のダイナミック型半導体記憶装置。

(5) 複数のピット線とこれと交換する複数本の

- 3 -

٤,

前記第1および第2の増幅回路の出力電位の高い方を出力するワイヤードOR結線と、

このワイヤードOR 結核に得られる出力電位を 前記昇圧用キャパシタの第1の端子に予備光電す る充微回路と、

前記界圧用キャパシタの第2の嫡子に所定型位を与えることにより前記第1の嫡子に界圧地位を得るキャパシタ駆動回路と、

を有することを特徴とするグイナミック型半導体 記憶装置。

(6) 前記第1の基準電位発生回路は、ダイオード接続された1個または2個以上直列接続された MOSトランジスタのソース側が接地され、ドレイン側が負荷を介して電源電位に接続されて構成されていることを特徴とする請求項5記載のダイナミック型半導体記憶装置。

(7) 前記第2の基準電位発生回路は、電源電位 と接地間に分圧用の二つの抵抗とダイオード接続 されたMOSトランジスタが直列接続されて構成 ワード線が配設され、これらのピット線とワード線の各交差位置に1トランジスタ/1キャパシクのメモリセルが配設されたセルアレイを有し、遊祝されたワード線に昇圧電位を与えるワード線駅動回路を有するダイナミック型半導体記憶装置において、前記ワード線駆動回路は、

選択されたワード線に接続される第1の端子と 制御端子としての第2の端子を持つ界圧用キャパ シタと、

地震形位に依存せず、前記メモリセルのセル・トランジスタのゲート酸化胰準に比例する第1の基準配位発生回路と、

この回路の出力場子に接続されて前記第1の基準電位に比例した出力電位を得る第1の増幅回路と...

電弧型位および前記メモリセルのしきい値の変動に応じて変動する第2の基準電位を発生する第2の基準電位を発生する第

この回路の出力端子に接続されて前記第2の基準配位に比例した出力電位を得る第2の増幅回路

- 4 -

されていることを特徴とする請求項 5 記載のダイナミック型半導体記憶装置。

(8) 前記録1の増幅回路は、

前記第1の基準電位発生回路の出力端子に反転 入力端子が接続された演算増幅器と、

・ゲートが前記演算増幅器の出力端子に接続され、ドレインが進源館位に接続され、ソースが出力端子となる p チャネルMOSトランジスタと、

このMOSトランジスタのソースと接地間に二つの抵抗が直列接続されて構成され、その分圧点 電位が前記演算増幅器の非反転入力端子に帰還される分圧回路と、

を有することを特徴とする請求項 5 記載のダイナミック型半導体記憶装置。

(9) 前記第2の増幅回路は、

前紀第2の基準電位発生回路の出力縮子に反転人力端子が接続された演算増幅器と、

ゲートが前記演算増幅器の出力端子に接続され、 ドレインが電源電位に接続され、ソースが出力端 子となる p チャネルMOSトランジスタと、

- 6 -

このMOSトランジスタのソースと接地間に二つの抵抗が直列接続されて構成され、その分圧点電位が前記演算増極器の非反転入力端子に帰避される分圧回路と、

を有することを特徴とする請求項5記載のダイナ ミック型半導体記憶装置。

(10) 選択されたワード線に昇圧低位を与えるワード線駆動回路を有するダイナミック型半線体記憶装置において、制記ワード線駆動回路は、

選択されたワード線に接続される第1の端子と 制御端子としての第2の端子を持つ昇圧用キャパ シタと、

前記第2の端子が"し"レベルに保持された状態で前記第1の端子を第1の電位に予備充電する 光電回路と、

前記第1の電位として電源電位変動に対する依 存性の小さい電位を発生する電位発生回路と、

前記第2の端子を『L』レベル状態から第2の電位に持ち上げることにより前記第1の端子に昇圧電位を得るキャパシタ駆動回路と、

- 7 -

(应業上の利用分野)

本免明は、ダイナミック型半導体記憶装置 (DRAM) に係り、特にそのワード線駅動回路 部の改良に関する。

(従来の技術)

1トランジスタ/1キャパシクからなるとピリセルを持つDRAMでは、セルキャパシクとピット報間の信号の授受を完全にするために、トランスファゲートMOSトランジスクのゲートに役徒されるワード線にはピット線の「H・レベルよりない値に昇圧された電位が与えられる。一方DRAMは、案子の微細化により数細化はよってないる。このなってなってなってない。このはスケーリング則にしたがってなされる。このはスケーリング則にしたがってなされることのパート酸化、例えば1MDRAMでは250人、16MDRAMでは150人と次節に得過化によって、ゲート酸化酸にかかる発昇による経時破壊(Time Depande

前記ワード線のリークによる電位変動を補償すべく、ワード線の電位変動を検出して前記充電回路を制御するワード線電位補償回路と、 EM + O - L を作物とするダイナミック型単単体

を備えたことを特徴とするダイナミック製半導体 記憶装置。

(11) 前記光電回路は、前記界圧用キャパシタの 第1の端子と電源低位との間に接続されたEタイプ、nチャネルの充電用MOSトランジスクと、 この光電用MOSトランジスタを駆動するチャー ジボンプ回路と、このチャージボンプ回路を駆動 するリングオシレータとから構成され、

前記マード線電位和低回路は、前記恐怖磁位発生回路の出力電位とワード線電位を比較して、その比較結果に応じて前記リングオンレータのオン、オフを制御する比較後知回路により構成されてい

ことを特徴とする額求項10記載のダイナミック製 半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

- 8 -

nt Dioxide Breakdovn、TDDB)が大きい問題となってくる。この問題を具体的に図面を用いて次に説明する。

第20図は、従来のDRAMのワード線駆動船 路郎の構成を示す。 MOSトランジスタQ1~ Q 1 およびキャパシタ C 2 はワード線界圧回路を 構成している。この界圧回路は、DRAMチップ の周辺回路部に設けられている。MOSトランジ スタQ」は、昇圧用キャパシタC2の第1に蝎子 NIに予備充電を行うためのEタイプ、nチャネ ルの充地用トランジスタである。Eタイプ、pチ ャネルのMOSトランジスクQ2 と、Eタイプ. n チャネルのMOSトランジスタQ3 は、外丘川 キャパシタC2 の第2の帽子N2 の電位を制御す るための駆動回路を構成している。MOSトラン ジスタQ」はチャージポンプ回路により好圧され たクロック申しにより制御されて、昇圧用キャバ シタC2の第1の端子N」に電源電位Vccを予解 光風する。アドレスが確定する前は、クロック φ 2 は "H" レベル、したがって第1の幾子N2

- 10 -

この様なワードは駆動回路において、好圧用キャパシタ C 2 の第 1 の端子 N 1 が V ccに子倫光化されて、第 2 の端子 N 2 が V ssから V ccまで持ち上げられるとする。キャパシタ C 2 の容量を C 2 で扱し、また一本のワード線 W L の容量を C 1 、

- 11 -

プ動作保証範囲の下限である V ccsin において、ワード線界圧電位 V wlはピット線の "H" レベル 低位よりトランスファゲートMOSトランジスク (セル・トランジスタ) のしきい鉱電圧 V ri分高 くなければならない。第21図では、 V ccsin において、

V wt = V B L + V TI

である場合を示している。この様なワード線界店を行った場合、第218から明らかなようにチップの動作保証範囲の上限の税額地位Vccaax においては、ワード線界圧低位Vwiはビット線 "H"レベル組位Vaiよりも、

$$-\frac{(C2-C1)\cdot Vccmax}{C1+C2+C8}$$

だけ高くなる。これはワード線に必要な難位に対 して、

$$\Delta V = \frac{(C2 - C1) \cdot (V ccmax - V ccmin)}{C1 + C2 + C3}$$

だけ糸分に高くなっていることを意味する。この — 13 — キャバシクC2の第1の娘子NIからワードはWLまでのワードは駆動はWDRVの容量とこれに付随するMOSトランジスタの容量を全て含めてC3とする。そうすると、昇圧電位がワードはWLに与えられたとき、実際のワードは呕位Vwlは、容量C2の電荷が容量C1およびC3に分配されて、

となる。一般に昇圧用キャパシタの客盤 C 2 はワード線容量 C 1 より大きいから、ワード線の昇近階位 V cc依存性は、

$$\frac{2 C 2 + C 3}{C 1 + C 2 + C 3} > 1$$

なる関係にある。一方、ピット線電位VョLの"H" レベル側はVccである。したがってワード線界圧 低位のVcc依存性が、ピット線のそれより大きい。

第21図は、この様なワード線昇圧電位とピット級単位のVcc依存性を示している。ワード線型 位昇圧の本来の目的からすると、電級単位のチッ

- 12 -

余分なワード線電位昇圧は、セル・トランジスタのゲート酸化膜に大きいストレスを与え、前述したTDDBによるチップ不良や信頼性低下の原因となる。

一方、電源電位の上段 V ccsax においてワード 緑井圧 電位が、ピット線 電位より しきい 値2 2 1 以 という最適条件に設定されたとすると、第21 1 以 から明らかなように、電源でした。下段 V ccsin においてはピット線に対する「H・レベル電位密外 おいてはピット線に対する「H・レベル電位密外 とは5 V であるとすれば、第21 図において斜線で示ることになる。

さらに従来のワード線駅動回路方式には、次のような問題もある。すなわち、実際のTDDBに幼く最大電界は、ワード線電位Vwlとセル・トランジスタのゲート酸化膜取Toxとの関係で、Vwl/Toxの関数である。このため、ゲート酸化腺取のプロセス条件によるばらつきにより、TDDBが変動するにも拘らず、ワード線駆動回路ではそ

- 14 -

れに対する福度を行っていない。またセル・トランジスタのしきい値がやはりプロセス条件のばらつきにより変動した場合、特に高い方に変動した場合にメモリセルへの『H"レベル審き込みが十分に行われなくなる。この様なしきい値変動に対する補債も行われていない。

(発明が解決しようとする課題)

以上のように従来のDRAMにおいては、ワード線昇圧館位のVcc依存性が大きいために、Vccalaでの十分な「H"レベル書き込みとVccalxでの信頼性確保を両立させる事ができず、また、ゲート酸化胰厚やしきい値のプロセス条件のはらつきに対するワード線昇圧電位の補償が行われていない、といった問題があった。

本発明は、ゲート酸化糠に不必要に高い場別をかけることなく、しかも十分な H レベル告 き込みを可能としたワード練駆動回路を行する DRAMを提供することを自的とする。

本発明はまた、プロセス条件のばらつきに対するTDDB変動および "H" レベル音き込みマー

- 15 -

郊 2 に、

退択されたワード線に接続される第1の端子と 制御端子としての第2の端子を持つ昇圧用キャパ シタと、

この回路の出力端子に接続されて前記第1の基準抵位に比例した出力穏位を得る第1の増幅回路と、

電磁電位および前記セル・トランジスタのしき い値の変動に応じて変動する第2の基準電位を発 生する第2の基準電位発生回路と、

和記第 1 および第 2 の増幅器の出力電位の高い 方を出力するワイヤード 0 R 結線と、

このワイヤード O R 結線に得られる出力配位を 前記昇圧用キャバシタの第 1 の端子に予備充電す

- 17 -

ジンの変動を補償するワード鍵超動回路を有する D R A M を提供することを目的とする。

[発明の構成]

(進節を解決するための手段)

本免明にかかるDRAMのワード線駆動回路は、第1に、

選択されたワード線に接続される第1の嬢子と 制御端子としての第2の蝎子を持つ昇圧用キャパンタと

前記第2の選子が"L"レベルに保持された状態で前記第1の選子を第1の電位に予備光度する 光境回路と、

前記第2の端子を"L"レベル状態から第2の 電位に持ち上げることにより前記第1の端子に昇 圧低位を得るキャパシタ駆動回路とを備え、更に、

前記第1の盤位または第2の盤位の少なくとも一方を得る回路として、電源電位変動に対する依存性の小さい電位を発生する電位発生回路を備えたことを特徴とする。

本発明にかかる D R A M の ワード 線 駆動 回路 は、 — 16 —

る充電回路と、

前記昇圧用キャパシタの第2の端子に所定電位を与えることにより前記第·1 の端子に昇圧電位を得るキャパシタ駆動回路と、

を有することを特徴とする。

本発明にかかるDRAMのワード線駆動回路は、 第3に、

選択されたワード線に核焼される第1の帽子と 制御帽子としての第2の帽子を持つ昇圧用キャパ シクと、

前記第2の端子が"L"レベルに保持された状態で前記第1の端子を第1の電位に予備充電する 充電回路と、

前記第1の電位として電源電位変動に対する依存性の小さい電位を発生する電位発生回路と、

前記第2の端子を"L"レベル状態から第2の 地位に持ち上げることにより前記第1の端子に外 圧君位を得るキャパシタ釈動回路と、

前記ワード線のリークによる電位変動を補償すべく、ワード線の電位変動を検出して前記充電回

- 18 -

路を制御するワード線電位補償回路と、 を鍛えたことを特徴とする。

(作用)

第1の発明によれば、ワード線界圧回路に Vcc被存性の小さい電位、好ましくはVcc被存性 のない電位を用いることによって、Vccが高い場合のTDDBに対する保証を確実にすることができ、またVccが低い場合の「H・レベル書き込みを十分に行うことができる。

- 19 -

路3.4、取り込まれたアドレスをデコードする カラム・デコーダち、ロウ・デコーダ6、これら のデコーダ出力により駆動される1トランジスタ ノ1キャパシタのメモリセルが配列されたメモリ セルアレイ8、選択されたワード線に昇圧塩位を **与えるワード線界圧回路7、メモリセルアレイ8** とデータのやり取りを行うセンスアンプおよび! ノOゲート9、入出力データをラッチする人力バ ッファ10、出力バッファ11を含む。凶にはボ さないがこの他に、基板パイアス発生回路やメモ リセルアレイのセルフ・リフレッシュのためのリ フレッシュ・カウンタを育する。 これら主張な様 成は従来のDRAMと変わらない。更に必要なら、 シリアル・アクセスを行うために、カラム方向の シリアル・アドレスを発生させるシリアル・アド レス・カウンクを内蔽してもよい。

ワード線界圧回路 7 を含むワード線駆動回路部は、第1図に示すように構成されている。その返本的な構成は、第20図に示した従来のものと同様であり、したがって第20図と対応する部分に

・H * レベル書き込み不足が生じることはない。 更にまた、TDDB限昇以上の高電源電位では、 電源電位に依存するワード練昇圧電位が得られる から、DRAMの加速試験にも有効に利用するこ とができる。

第3の発明によれば更に、ワード線のリーク髄 低が行われて、常に最適のワード線界圧電位を得 ることができる。

(実施例)

以下、本発明の実施例を説明する。

第1回は一実施例のDRAMのワード線駆動 回路部の要部構成を示す。第2回は第1回のワード線界圧回路に用いられる電位発生回路であり、第3回は同じくチャージボンブ回路である。第3回は、DRAMの全体構成を示すブロック回である。

第 3 図に示すようにこの実施例の D R A M はく 外部アドレスを取り込むロウ・アドレス・バッファ 2、これらのアドレス・バッファ 1、 2 を斜御駆動する制御回

- 20 -

は第20図と同一符号を付してある。ワード将昇 任回路では、昇圧用キャパシタC2 と、この昇圧 用キャパシタC2 の第1の端子N1 に予備充堪す るための充磁回路を構成するnチャネルMOSト ランジスタQI、および第2の端子N2 を駆動 するキャパシタ駆動回路を構成するDチャネル MOSトランジスタQ2とnチャネルMOSトラ ンジスタQ3 を有する。従来のものと異なるのは、 銀頭電位依存性のない内部電位を発生する第1の 電位発生回路20!および第2の電位発生回路 20~を用意し、それぞれから昇圧用キャパシタ の第1の端子Niに予備充電するための第1の電 位VL、および気2の端子N2 に与える"H" レ ベルの第2の電位V2を発生させている点である。 これらの地位発生回路201.20~は、制御信 **好φ1. φ2 の発生回路と共に、第4図のRAS** 糸制御回路3内に含まれる。

第1図における第1の電位 VI を発生するための第1の格位発生回路 2 0 l は、例えば第2図のように構成される。すなわち3個のダイオードを

- 22 -

- 21 -

統されたのチャネルMOSトランジスクQ II~Q I3と負荷低抗R I の直列接続回路によめいこの茲の発生回路が構成されている。この茲の力は演算増幅器OPの反転入力とによりのサイネルMOSトランジスクQ I4と分圧用抵抗Ra,Rbが超越低化とRbの接続点は演算地極器OPの非反転入力端子に接続されている。

この第1の電位発生回路201の基準電位発生回路からは、電級電位Vccに依存しない、主としてMOSトランジスタQ11~Q13のしきい値で圧で決まる基準電位Vc が得られる。この基準電位Vc と、抵抗Ra,Rbの分圧点電位の差が増幅されて、第1の電位V1 として、

V 1 - V c ・ (Ra + Rb) / Rb なる電位が得られることになる。

第 2 の 軽位 V 2 を 得 る 第 2 の 軽位 免 生 回路 2 0 2 についても、 第 2 図 と 同様の 回路 構成を 用いる。この場合、 第 1 の低位 V 1 と 第 2 の電位

- 23 -

Q 1 のゲートに入力される事により、光電別MOSトランジスタQでのしきい値電圧の降下がなく、したがって昇圧用キャパシタC2 の第1の電子N1 には第1の電位V1 が予備光電される。

この実施例でのワード線昇圧の動作を説明する。 郊5図はそのタイミング図である。アドレスが確 定する前は、制御信号φ2 は"H"レベル、した がってキャパシタC2の第2の端子N2は"L" レベルである。このとき充電用MOSトランジス クQ1は前述のように昇圧された制御信号クロッ クφ」により制御されて、昇圧用キャパシタC2 の第1の端子NIに第1の蛯位VIを予備充冶 する。アドレスが確定して制御倡号 ¢ 2 が ° H ° レベルから °L° レベルに変化すると、Dチャネ ルMOSトランジスタQ2 がオン、nチャネル MOSトランジスタQ3 がオフになって、キャパ シタC2 の第2の端子N2 に第2の電位V2 が与 えられ、容量結合によって第1の端子NIに昇圧 単位が得られる。 この昇圧 単位は、ワード線駅動 取WDRVを介し、クロック ø 8 . ø 4 で制御さ

- 25 -

V 2 としてむしいものを用いる場合には、一つの 地位発生回路を共用することができる。

ワード線昇圧回路での充電用MOSトランジス タQ1のゲートに与えられる制御信号(1)は、第 1 の虹位VI が電源電位V ccよりトランジスタ Q」のしきい値より低い場合にはVccを用いてよ い。第1の低位Viがこれより高い場合には、制 御信号はしとして例えばチャージポンプ国路によ り掲載貼位Vccより昇圧された信号が用いられる。 第3回はそのチャージポンプ回路の構成例である。 このチャージボンプ回路は、起荷書観用キャパシ タC11、C12と、キャパシタC11に充電するため のnチャネルMOSトランジスタQ18と、電荷転 送用のダイオード按続されたnチャネルMOSト ランジスタQ18、Q17により構成される。キャパ .シタC11とC12の一端には、例えばリングオシレ - タから得られる相柏クロック信号 o a . o a が 与えられる。

このチャージボンプ回路により界圧された制御 信号 ø l が第 l 図の充電用 M O S トランジスタ ー 24 ー

れるデコーグ・トランジスクQ4、Q5 労を介してメモリセルアレイ8の選択されたワード線WLに供給される。これにより、ワード線WLに沿う後数のメモリセルMI、M2、…が選択されて、そのセルキャパシタとピット線との信号の授受が行われる。

従来と同様、ワード線の容量をCI、ワード線 好圧回路7の出力端子から選択ワード線までの間に付随する容量をC3とすると、この実施例の場合フード線昇圧電位Vwlは、

$$V_{WL} = \frac{V_1 + (C_2 + C_3) + V_2 + C_2}{C_1 + C_2 + C_3}$$

となる。第1の進位 V 1 と 年 2 の 起位 V 2 が 等しい場合には、 昇圧 ワード線 電位 V w L は、

$$V_{wL} = \frac{V_1 + (2C2 + C3)}{C_1 + C_2 + C_3}$$

٤43.

第6図は、この実施例による昇圧ワード線電位 Vwlの電線電位依存性を示す。上述の式から明ら かなようにこの変絶例においては、ワード線昇圧

- 26 -

で位 V wit 電板で位 V ccに 依存しない 第 1 の代位 V l および 第 2 の 電位 V 2 により 決まり、 電板で 位の 動作保証 範囲 V ccsia ~ V ccsax で一定値を示す。 したがって 電板で位の下限 V ccsia で十分な 一日 ・レベル 書き込みが可能であり、また上限 V ccsax でセル・トランジスタのゲート 酸化酸に 不必要に高い 形界がかかるのが 防止される。

なお、上記実施例ではフード線昇圧回路に用いられる第1の電位V1 と第2の電位V2 共に電源配位Vロ はな 存しない 電位を用いたが、いずれか一方は電源配位Vccであっても良い。 例えば第7回は、第1回のフード線昇圧回路7の第2の電位V2 の代りに電源1の電位V1 の代りに電源電位Vロの発圧回路を用いた場合、フード線昇圧電位Vuには、

$$V_{WL} = \frac{V_1 + (C_2 + C_3) + V_{CC} + C_2}{C_1 + C_2 + C_3}$$

で表される。第8図の昇圧回路の場合、ワード線 昇圧粘位 V wid、

- 27 -

1の基準能位発生回路211は、あるレベル以上 の電源磁位において電源電位に依存せず、セル・ トランジスタのゲート酸化胰に比例する第1の茲 地銀位Vclを発生するためのものである。 第2の 恐^{単 昭 位 発 生 回路 212 は、 電 級 電 位 と セ ル・ト} ランジスタのしきい値変動に対応した第2の法準 電位Vc2を発生するものである。これらの具体的 な構成例は後述する。第1の基準電位免生回路 211の出力は、第1の増幅回路221に入力 される。第1の増幅回路221は、演算増幅器 OPIと、この増幅器OPIの出力をゲート入力 とするDチャネルMOSトランジスタQ211 およ び分圧用抵抗Ral、Rblの直列接統回路により機 成されている。これにより第1の増幅回路22! からは第1の基準電位Vclに比例した出力単位が 得られる。第2の基準軽位発生回路212の出力 は、気2の増船回路22~に入力される。この気 2の増幅回路221 は、演算増級器OP2 と、こ の増悩器OP2の出力をゲート入力とするpチャ ネルMOSトランジスタQ212 および分圧用抵抗

- 29 -

 $V_{WL} = \frac{V_{CC} \cdot (C_2 \cdot C_3) + V_2 \cdot C_2}{C_1 + C_2 + C_3}$

で表される。

いずれの場合も、ワード様界圧電位 V vitは、別は位 K が性は R ではないが、 概きは 1 を は 2 が ない。これらのワード様界圧電位の電源電位を、第 6 図と対応させて図に示すと、第 9 図に示した。 マード様界圧の 図に示した V ccasx でのゲート 酸化 化 は が なるに 比 べると、 V ccasx でのゲート 酸化 化 表 の ない ない での 十分な 。 H ・ レベル 書き 込みを両立させることができる。

次に、製造プロセス条件の変動に対するのとが、製造プロセス条件の変動に対するのを説明する。ワード線区動画路の姿部構成は、先の実施例で示した第1回と変らない。この実施例においては、ワード線昇圧回路7に与える第1の電位といる発生可能が第10回のように、第1、第2の二つの提供の発生回路211、212が用いられる。第

- 28 -

Ra2、Rb2の直列接統回路により構成されている。 低抗Ra2とRb2の接続点は演算増幅器OP2の非反転人力端子に易退接続されている。これら第1.第2の増幅回路221 および222 の出力線子はワイヤードOR結線23に接続されて、二つの増幅回路221、222 の出力電位の高い方の電位が収り出されるようになっている。

- 30 -

のとき出力端子には、 電源電位 V ccがあるレベルすなわち 3 段のMOSトランジスタ Q 31~ Q 33のしきい位の合計値を越える範囲では、そのしきい位の合計値が第1の基準単位 V clとして得られる。その詳細を説明すると次の通りである。

通常、n型ゲート危極のチャネルイオン注入のないnチャネルMOSトランジスタのしきい値化圧は、

V r = - V pa + 2 ø p + 7 (ø p + V sua) 1 2 - T o s で表される。ここで、 V pa はフラットバンド地圧、 ø p はフェルミレベル、 7 は比例定数、 V sua は な板パイアス電圧、 T o x はゲート 酸化胰厚である。そしてn 型ゲート 略極の チャネルイオン注入の ない n チャネル M O S トランジスタでは、

 I - V ra + 2 φ r | ≪ r (φ r + V sua) 1/2 · T ox
 であるから、しきい値電圧 V r は、ゲート酸化 版厚 T oxにほぼ比例する。これが第13図に示す
 V r (T ox) の直線である。したがって第11図
 (a) の基準電位発生回路により、電源電位 V ccがある値以上では、電源電位によらずゲート酸化験

- 31 -

わないものであるから、ゲート酸化胰厚以外のブロセス条件(イオン注入条件や温度)に対する変動が少なく、ゲート酸化胰厚Toxに比例した安定な誘導単位を発生する事ができる。好ましくは

V cl - K · T ox

において、比例定数 K が O . 6 以上となるようにする。

一方第11図(a) ~(c) において、チャネルイオン注入を行った n チャネルM O S トランジスクを用いてもよい。その場合には、イオン注入によるフラットバンドのずれ Δ V γ a が、

- V , a + A V , a + 2 ø , ~ 0

を満たすように、イオン注入条件を選ぶ。これによって、チャネルイオン注入を行ったMOSトランジスタを用いても、ほぼゲート酸化胰隊に比例した基準低位を発生させることができる。またり似ゲート電極のnチャネルMOSトランジスタでは、しまい値電圧が

V r = V ra + 2 ø r + r(ø r + V sua) 1/2 · T oz で扱されるから、やはりチャネルイオン注入を行 採丁oxに比例した第1の基準超位Vclを得ることができる。

第11図(b) は、第11図(a) に対してMOSトランジスタの話板パイアス条件が異なるのみである。 弦板パイアスが異なっても、上でのしきい値 選圧の式において、(ø・+ V sum) 1 2 の値が異なるのみであり、ゲート酸化版厚に対するのが 1 1 図(b) の様成によれば、第13図の V τ ハイロン)なる関係が得られる。こうして飲かには、第11図(b) にに示するで、第11図(a) (b) に示す 法準 地位 免 生回路によって、第1の基準 電位 V c) として、ゲート酸化版 甲Taェに比例する 電位

Vcl=K・Tox (Kは比例定数) … (1) が得られる。この関係は、MOSトランジスタの 改数には直接関係なく、したがって第11図(c) に示すように一つのMOSトランジスタQ31を用いても、同様の機能を持つ基準電位発生回路が得られる。以上の基準電位発生回路では、nチャネルMOSトランジスタがチャネルイオン注入を行

- 32 -

, τ .

V . . - A V . . + 2 . . - 0

とする。この様なMOSトランジスタを用いても、 ゲート酸化胰厚に比例した基準電位を得ることが できる。

第11図(4)は、p類ゲート電極のチャネルイオン注入を行わないpチャネルMOSトランジスクQ34を用いた例である。この場合、MOSトランジスクQ34のしきい値電圧は、

V₇--V₇a+2 ø, - γ (ø, + V sus)^{1/2}·Tox となる。 Toxが十分火きい場合は、

1 - V ps + 2 ø p | ▼ 7 (ø p + V sup) | ✓ * · T o x となるので、やはりゲート酸化酶原に比例したな 準 化位が得られる。そして n 型ゲート 抵極のチャネルイオン注入を行わない n チャネルMOSトランジスタを爪いた場合と同様、 p 型ゲート 戒極のチャネルイオン注入を行わない p チャネルMOSトランジスタは、 プロセス条件が決まればゲート酸化酸塚以外のバラメータの変動が少ないので、安定したゲート酸化酸塚 佐存性を持つ 基準 電位

- 34 -

_ 33 -

発生できる。

ー方、 n 型ゲート電板の p チャネルMOSトランジスタの場合、チャネルイオン注入を行わないと、しまい値電圧は

V T - V Pa+ 2 o P - 7 (o P + V sua) 1 . To I と なる。これはゲート酸化胰厚に対して、 第 1 3 図に示す直線 - V T2のように示され、ゲート 酸化酸厚に比例しない。この場合でも、例えばボロンをチャネルイオン注入する事によりフラットパンド電圧のずれ 4 V Paを発生させ、

| V PB + 2 0 P - 4 V PB | ~ 0

を満たすようにすれば、ゲート酸化酸原に比例した活準粒位を得ることができる。また、 D チャネルM O S トランジスクを用いる場合にも、 n チャネルM O S トランジスタの場合と同様、 複数 段 並列接続して活準機位発生回路を構成することができる。

第 1 1 図 (e) (f) は、第 1 1 図 (c) の構成において、 負荷抵抗R 2 の部分にそれぞれ n チャネルMOSトランジスタ Q 3 5、 p チャネルMOSトラ

- 35 -

$$V c^{2} = \frac{(V cc - V \tau c) R^{3}}{R^{3} + R^{4}} + V \tau c$$

$$= (\frac{R^{3}}{R^{3} + R^{4}}) (V cc + V \tau c \frac{R^{3}}{R^{4}}) \cdots (2)$$

$$\stackrel{?}{\sim} U \stackrel{?}{\sim} U \stackrel{?}{\sim}$$

この(2)式から、第2の基準電位 V c2は、電 級電位 V ccに 依存し、かつ M O S トランジスタの ゲートしきい 値電圧 V tcの変動に応じて 変動する 値となる。

第12図(b) は、 第12図(a) の M O S トランンスク Q 41の基板 バイアス 条件を 異ならせたものである。これは、 M O S トランジスクの しきいがい。 第12図(c) は、 抵抗 R 4 と M O S トランジスタ Q 12の配置を 第12図(a) と 逆に したもので ひかられる 基準電位は変わらない。 第12図(d) は、 複数の M O S トランジスタ を並列 換 続 して、 第12図(a) と同じ 基準 電位を 得る 例である。 メモリセルに 川いられる M O S トランジスタは 極めて 教和であるため、プロセス条件はセル・トランジス

ンジスタQ36を用いたものである。これら負荷抵抗用MOSトランジスタQ35、Q38は、十分高低抗とするため、

チャネル悩ノチャネル及《1

なる条件を満たすものを用いる。これによって、 第11図(c) の場合と同様にゲート酸化糠郎に比 例する第1の基準枢位Vciを得ることでできる。

第12図(a) ~(d) は、第10図の第2の基準 地位発生回路212の構成例である。第12図 (a) においてnチャネルMOSトランジスタQ(1) は、セル・トランジスタと間様のプロセス条件。 同様の形状をもって形成されたMOSトランジス タであり、これがダイオード接続されて抵抗 R 3 。 R 4 と共に電源電位 V ccと接地電位間に直列接続 されている。抵抗 R 3 。 R 4 の抵抗値は、MOS トランジスタQ41のそれより十分大きいものとす

このとき得られる出力電位すなわち第2の基準 電位Vc2は、MOSトランジスタQ41のしきい鉱 派圧をVェcとすると、

- 36 -

タと同様として、それより大きいMOSトランジスタを複数関形成してこのように並列核続することにより、やはり(2)式で表される第2の基準銀位 V c2を得ることができる。

次に 新 1 0 図に 戻って、 その動作を 詳 幅に 説明する。上述したような 第 1 の 基準電位 発生 回路 2 1 1 まよび 第 2 の 基準電位 又 c 1 および 第 2 の 基準電位 V c 1 および 第 2 の 基準電位 V c 2 は、 それぞれ 労 幅 回路 2 2 1 、 2 2 2 により 労 幅 される。 すなわち 第 1 の 増 幅 回路 2 2 1 、 0 出 力 起位 V a 1 は、 (1) 式の 値に 増 幅 串 を かけて、

$$Vai = \frac{(Rai + Rbi) K Tox}{Rbi} \dots (3)$$

となる。一方第2の増幅回路222 の出力電位 V a 2 は、(2)式の値に増幅率をかけて、

$$V = 2 = \left(\frac{R + 2 + R + 2}{R + 2}\right) \left(\frac{R + 3}{R + 3 + R + 4}\right) \left(V + C + V + C + \frac{R + 3}{R + 4}\right)$$
... (4)

となる。

第14図(a) は、これらの出力電位 V al. V a2

- 38 -

- 37 -

の組取 私位 依存性を示す。 出力 電位 V alid、 地 松 V cc が あるレベル以上では電源電位 V cc に は らず、 ゲート 酸化 駅 下 ox のみに 依存する M O S を示す。 出力 電位 V a2 は、 電源 で は で C と M O S トランスタのしきい 値に 依 存する 値を示す。 これらっての 出力 電位は、 ワイヤー ド O R 結 製 ここに より、 高 の エ 方の 値 が 優 先 的 に 出力 される ことに な り、 結 局 郊 1 4 図 (b) のような 電位 V 1 出力 が 作られる 事になる。

そしてこの様に得られる 並位 V l を第 1 図の ワード線界圧回路 7 に与えることにより得られる ワード線界圧電位 V wl は次のようになる。まず (3) 式による 電位 V a l が 単独で昇圧用キャパシタ に 充地されてこれがワード線に与えられた場合を考えると、ワード線駆動線 W D R V の容量 C 3 を 無 U L たとき、

V wL = (2 C l / C 1+ C 2) (R a1 + R a2) K T ox … (5) となる。同数に (4) 式による電位 V a2のみを労 えると、

_ 39 -

遊録し3 は、第14図(a) の電位 V a2すなわち形 旅電位と M O S トランジスクのしきい値に依存する部分に対応する。

この実施的による効果を次に説明する。いま、 TDDBの最大電界を E a a x として、

$$(\frac{2 C i}{C i + C 2}) (\frac{R a i + R b i}{R b i}) K = E a a x$$

とすれば、(5)式から、

V wh - E say . Tox

となる。すなわち、第15図のワード線界圧電位 V wilの平坦部し2 は、電源電位 V ccの変動にもかかわらずTDDB限界で一定となり、かつゲート酸化膜厚Toxの変動に対してこれに比例して変動する値になる。したがって先の実施例の効果に加えて、ワード線昇圧電位はプロセス変動によるゲート酸化膜厚の変動の影響が自動的に確低される。また、

CI>C2、かつ

2 V cc < E gax · T ox

であるときは、ワード線界圧電位は界圧回路の限

- 41 -

$$V_{wL} = \left(\frac{2C1}{C1 + C2}\right) \left(\frac{Ra2 + Rb2}{Rb2}\right) \left(\frac{R3}{R3 + R4}\right) \left(Vec + V_{TC}\frac{R3}{R4}\right) \cdots (6)$$

となる。したがって全体としては、 (5) 式と (6) 式の大きい方がワード線昇圧電位として5 えられる。

- 40 -

界 2 V ccまで上昇させる事ができる。以上をまとめると、ゲート酸化胰原 T oxの変動が生じても、フード線昇圧電位 V wid、

2 V cc > E a &x ・ T o x のとき、 V w L = 2 V ccまで、

2 V cc≤ E max · Toxのとき、V wt = E max ·

となる。これにより、TDDBによる信頼性の劣化を生じることなく、メモリセルへの『H』レルというマージン、および出版低位の動作マージンが十分なものとなり、プード線配位の十分な上昇による統出し速度の上昇がはかられ、しかもプロセス条件のばらつきに対しては自動的にワード線昇圧地位をTDDB限界に保つ補償がなされる。

一方、(6)式において、 $(\frac{2 C I}{C I + C 2}) (\frac{R a 2 + R b 2}{R b 2}) (\frac{R 3}{R 3 + R 4}) = 1$ とすると、(6)式は、

V wt = V cc + V rcR 3 / R 4 ... (7)

- 42 -

となる。 R 3 / R 4 の値を変えた場合にも、 (Ra2+ Rb2) / Rb2を変えることによって上記 式 (7) の条件を設定する 4 ができる。ここで火 際にメモリセルの "H" レベル 昔き込みに必要とされるワード線電位は、セル・トランジスクのしまい値を V riとして、

V wL - V cc + V T I

... (8)

である。ワード線界圧回路内の恐螂地位発生回路に用いられる例えば第12図(a) に示したMOSトランジスタQ引とセル・トランジスタとは、前述のようにプロセス条件や形状は同じであり、 延板パイアスのみが異なる。いまセル・トランジスタの迭板パイアスは、セルアレイのウェル電位をVatcl

V sumi - V cc + V ss

である。ワード線界圧回路の基準な位発生回路内のMOSトランジスタQ41の基板バイアスは、第12図(a) の回路構成の場合、

V sub 2 = (V cc − V τc) R st / (R 3 + R 4) である。したがって、 V sup 1 > V sup 2 であり、こ

- 43 -

圧低位 V vio 直線部 L 3 を利用することができる。以上のようにこの実施例によるワード線外圧地位は、第15 図に示すように飛びをたたの上昇に対して、レー・レ2 ・・レ3 なる 就跡をたたの 最いに でいい V cc+ V riにより 囲まれた、第15 図の 斜線 のい、十分なる。これは従来の第21 図に示明らかなように、火幅にマージンが向上している。

本発明は以上に提明したように、DRAMのフード線界圧低位として、変位にはかしない。 でない ないかい かいかい かいかい かいかい ない はい クローン はい カーン がい かい ない はい カーン がい かい はい カード線 別回路については、 先に 説明 した 変 後 明 した 変 般 明 した 変 の し に 説明 した 変 後 明 した 変 の し に 説明 した 変 後 明 した 変 明 した 変 後 明 と に 説 明 した 変 後 明 と に 変 明 と に 変 明 と に 変 明 と に 説 解 と に 説 解 と に 説 明 と に 説 明 と に 説 解 と に 説 明 と に 説 解 と に 説 明 と に 説 明 と に 説 明 と に 説 解 と に 説 解 と に 説 解 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に か と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に か と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に か と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 明 と に 説 に 説 に 説 に 説 に 説 に に 説 明 と に 説 に 説 に 説 に 説 に 説 に 説 に 説 に 説 に に 説 に 説 に 説 に に 説 に 説 に に 説 に に 説 に に 説 に 説 に に に 説 に に 説 に に 説 に に 説 に に 説 に に 説 に に に 説 に に に 説 に に に に 説

- 45 -

の抗災

V TC < V T1

となる。このしきい値の逆をR 3 /R 4 により紅位して、

V T1 ~ V TCR 3 / R 4

とすれば、"H"レベル哲き込みに最低限必要な ワード線電位として、

V wL = V cc + V TcR3 /R4

~ V cc + V TI

を得ることができる。第12図(b) (c) の場合に も 装板パイアスが変わるだけであるから、同様の 関係を設定することができる。

以上のような関係を満たすことによって、メモリセルへの「H」レベル書き込みが保証され、しかもプロセス条件によりセル・トランジスクのしきい値が変動した場合にも自動的にワード線昇圧電位が確復される。

さらにまた、電源電位Vccを強制的に上げて DRAMの加速試験を行う場合、この実施例のワード線駆動回路を用いて、第15図のワード線界

- 44 -

のいずれかを用いればよく、以下ではリーク船供 回路部の説明に限る。

第16図は、ワード線リーク 補低回路 のの 構成 を示すプロック 図である。 図に示すようにに参照でして 補低回路 部には、ワード線電位 Vole 参照 位 Vole 参比 較 して 検知回路 3 1 の出力により リックオシレータ 3 2 の出力によってワード 線外に 回路に 用いられるチャージボンブ 回路 3 3 が 側面 まれるようになっている。

第17図は比較校知回路31の具体的な構成例である。この比較校知回路は、ソースが共通接続されたnチャネルMOSトランジスタQ52、Q54、これらに電液を供給するpチャネルMOSトランジスタQ52、Q56、およびMOSトランジスタQ53、Q54の共通ソースに直列接続されたスイッチング用nチャネルMOSトランジスタQ58により構成されたカレントミラー報CMOS

- 46 -

Q57は制御信号Vswにより調御され、MOSトラ ンジスタ Q 58は別の糾御信号 V u により制御され る。この差勤増幅回路の信号入力端子すなわち MOSトランジスタQ53のゲートには、ワード線 電位 V wuが抵抗 r s , r s により分圧されて入力 され、参照電位入力端子すなわちMOSトラン ジスタQ54のゲートには、参照電位Vaer が抵抗 ィ,,ィ。により分圧されて入力されるようにな っている。これら分圧抵抗「」、「」および「)。 r。にはそれぞれ、入力をON/OFFする制御 信号Vswにより制御されるスイッチング川nチャ ネルMOSトランジスクQ51. Q52が庭列に介柳 されている。CMOS蓯動増幅回路の出力は、p チャネルMOSトランジスタQ58を介し、出力バ ッファを介してリングオシレータ斜御信号Vaoと して取り出される。MOSトランジスタQ 59のド レインは電級Vccに接続され、ソースは制御信号 Vu により制卸されるスイッチング用 n チャネル MOSトランジスタQ BIを介して接地されている。 p チャネルMOSトランジスタQ59のゲート・ド

- 47 -

この様なリーク補償回路において、ワード線電

① V w L は、実際にセルアレイ内で選択されるワード線の電位または、セルアレイ内のワード線を用

「はの負荷条件に設定された疑似ワード線を用

いてこれから得られる電位を利用する。参照で発

に用いられるが1の配位を到所する。で見には略

に用いられるが1の配位発生回路201から初

に用いられる位V I を利用する。そしてワード線で

してワード線である値以下になったときに、リングオシ

レータ制御信号 V aoが "H" レベルになるように、

分圧抵抗す」~するの値が設定される。

第18図は、第17図の比較検知回路から得られる制御信号 V moにより制御されるリングオシレータの構成例である。すなわち C M O S インバータを複数及リング状に接続して構成されるリングオシレータの内部に、図示のような回路が設けられる。

レイン間には、制御信号Vswにより制御されるp

チャネルMOSトランジスク Q 60が設けられてい

- 48 -

この実施例によるワード線リーク補償の動作は、次の通りである。第17図の比較 検知値路 31は、初間は、知道のはは、ない。がでして、出力のは、アチャルができる。 このときのがオンク Q 50 は オンク Q 50 は オンク Q 50 は オンク Q 61 が オンクロ は また このチャネル M O S トランジスタ Q 61 が み の リングオシレータ 3 2 は、 アチャネル M O S トランジスタ Q 73 が 共にオフであり、発掘しない。

初節信号 V swおよび V x が "H" レベルになると、比較検知回路31が活性化される。そしてワード線電位 V w Lがある設定された値より高い状態では、辺動増幅回路の出力は "H" レベルであり、したがって出力段の p チャネルMOSトランジスタ Q 5gがオフに保たれる。このとき n チャネルMOSFET Q 61がオンであるから、 制御信号

以上のようにしてこの実施例によれば、ワード 練のリークによる低下を結成して常にワード線を 所望の値に設定することができる。したがって、 前途したように低級電位に依存しない一定のワー ド線昇圧電位を用いる本発明のDRAMの保新性

- 50 -

- 49 -

が向上する。またビット線実施例のように、 ワード線界圧のためのリングオシレータを常時動作させるのではなく、オン、オフ動作させることによって、無駄な消費電力を少なくすることができる。

第19図は、第17図の比較被知回路を値かに変形した実施例の比較被知回路である。すなわち第17図における分圧抵抗 r 2 の部分を、さらに抵抗 r 2 1、 r 2 2に分け、それらの被続点と接地 化位間に n チャネルMOSトランジスタQ 52を設けて、これを出力制御信号 V a oにより制御するようにしている。

この実施例によれば、リーク結仮の動作に一定の不感者が形成される。すなわち、ワード線電位Vwtが所定の値より高く、出力制御信号Vaoがこし、レベルの間、MOSトランジスタQ 62はオフであり、このときワード線電位 Vwt側の分圧比は、「」/(「zi+「zz)である。つまり差動地

Vwl・ (r z 1 + r z 2) / (r 1 + r z 1 + r z 2) となる。これがある値以下に低下したときに比較 - 51 ~

確実にすることができ、またVccが低い場合の・B・レベル省き込みを十分に行うことができるフード線駆動回路を育するDRAMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のDRAMにおける フード線駆動回路部の構成を示す図、

第2図は第1図における第1の銀位発生同路の 構成を示す図、

第3回は同じく第1回のワード線界圧回路を駅動するチャージボンプ回路の構成を示す図、

第4図は実施例のDRAMの全体構成を示すブロック図、

第5図は第1図のワード線駆動回路の動作を説明するためのタイミング図、

郊6図は実施例により得られるワード線界圧化位の電波電位依存性を示す図、

第7 図は他の実施例のワード線昇圧回路を示す 図、

郊 8 図はさらに他の実施例のワード線昇圧回路

- 53 -

検知回路が掛いて割御信号 V zo = 「H ・ レベルとなり、リングオシレークが働く。そして制御信号 V zoが「H ・ レベルのとき、M O S トランジスタ Q 8 2 はオンとなるため、ワード線域位 V w Lの入力 側の分圧比は、 r i / r ziとなる。このとき差動 増幅回路に入力される電位は、

こうしてこの実施例によれば、ワード線出位が 低下するときと上昇するときのリーク補償回路の しきい値が異なり、リーク補償回路に不感帯が生 じる。したがってワード線電位がリーク補償によ って発振するという事態が防止される。

(売明の効果)

以上詳細に説明したように本発明によれば、私 級地位 V ccが高い場合のTDDBに対する保証を

- 52 -

を示す図、

第9図は第7図および第8図の実施例により以 られるワード線界圧電位の電源低位依存性を示す

第10図は別の実施例の D R A M における第1の電位発生回路の構成を示す図、

第11図(a) ~(f) は、第10図における第1の弦響電位発生同路の構成例を示す図、

第12図(a) ~(d) は、第10図における第2の基準電位発生回路の構成例を示す図、

第13回はMOSトランジスタのしまい値電圧のゲート酸化態厚依存性を示す図、

第 1 4 図 (a) (b) は第 1 0 図の電位発生回路の出力電位特性を示す図、

第15回は第10回の電位発生回路を用いた災 施例でのフード線電位の電視電位依存性を示す図、

第16図はさらに別の実施例のDRAMにおけるワード線リーク補償回路を示す図、

第17図は第16図における比較検知回路の機 成例を示す図、

- 54 -

第18図は同じくリングオシレータの 構成例を 示す図、


第19図は第17図の構成を変形した比較検知 回路を示す図、

第20図は従来のDRAMのワード線駆動回路 を示す図、


第21回は間じくそのワード線界圧地位の地域 地位依存性を示す図である。


1 … ロウ・アドレス・バッファ、2 … カラム・アドレス・バッファ、3 … R A S 系 制御回路、4 … C A S 系 制御回路、5 … カラム・デコーグ、6 … ロウ・デコーグ、7 … ワード線界 圧回路、8 … メモリセルアレイ、9 … センスアンプ 1 1 … 出力バッファ、1 1 … 出力バッファ、2 0 I … 第 1 の電位発生回路、2 0 2 … 第 2 の 地位発生回路、2 1 2 … 第 2 の 地位発生回路、2 1 2 … 第 2 の 地位発生回路、2 1 2 … 第 2 の 地位発生回路、2 2 1 2 … 第 1 の 地域に2 2 2 … 第 2 の 地域の 2 3 … ワイヤード 0 R を 1 3 3 … チャージボンプ回路。


- 55 -




第12









第 5 图




第 6 图


—749—





—750—





論 13 🖾

